<\/span><\/h2>\n\n\n\n
Eine vielversprechende Alternative zu ASICs sind Field-Programmable Gate Arrays<\/i> (FPGAs). Dabei handelt es sich um eine spezielle Art von Mikrochips, die so gebaut sind, dass ihre Bauteile nicht \u201ein Stein gemei\u00dfelt\u201c sind, sondern immer wieder neu und anders zusammengeschaltet werden k\u00f6nnen. Forscher*innen k\u00f6nnen einen Schaltplan erstellen, wie er auch einem echten ASIC zugrunde liegt. Doch anstatt einen echten ASIC bauen zu lassen, k\u00f6nnen sie ihn einfach auf einen FPGA laden, der die beschriebene Schaltung dann sofort ausf\u00fchrt. Dadurch ist es m\u00f6glich, Schaltpl\u00e4ne laufend zu verbessern und immer wieder ohne gro\u00dfen Aufwand zu testen. Dieses Vorgehen ist nicht nur wesentlich schneller als der Bau mehrerer Versionen eines ASICs, sondern schont gleichzeitig Umweltressourcen und den Geldbeutel.<\/p>\n\n\n\n
FPGAs eignen sich auch zur direkten Verwendung anstelle von ASICs: Wird ein FPGA in einem Auto verbaut, ist es m\u00f6glich, im Nachhinein Aktualisierungen und Verbesserungen, z.B. neue Versionen von Fahrassistenzsystemen, auf den FPGA zu laden, ohne die Hardware komplett austauschen zu m\u00fcssen. Dieser Eigenschaft verdankt der FPGA seinen Namensteil field-programmable<\/i>, sprich \u201eim Feld\u201c \u2013 also dem finalen Einsatzgebiet \u2013 programmierbar.<\/p>\n\n\n\n FPGAs kommen bereits in den Bereichen Automobil, Video- und Audioverarbeitung sowie Medizin zum Einsatz. Auch f\u00fcr das Maschinelle Lernen bergen FPGAs mit ihrer Leistungsf\u00e4higkeit und Flexibilit\u00e4t gro\u00dfes Potenzial. So k\u00f6nnen sie Messungen in Echtzeit auswerten, indem sie diese mit Modellen wie K\u00fcnstlichen Neuronalen Netzwerken klassifizieren. Dank ihres geringen Energieverbrauchs von h\u00e4ufig unter 1 Watt und ihrer hohen Verarbeitungsgeschwindigkeit eignen sie sich besonders gut zum Einsatz direkt am Ort, wo Daten entstehen, und wo wenig Platz oder Strom zur Verf\u00fcgung steht. Auch k\u00f6nnen sie Verfahren erheblich beschleunigen, die auf normalen Rechnern zu langsam sind.<\/p>\n\n\n\n Diese Vorteile machte sich ein Forscherteam des ML2R zunutze. Die Forschenden entwickelten ein FPGA-basiertes System, das eine Klasse von Optimierungsproblemen (QUBO) schnell und mit einem geringen Ressourcenverbrauch l\u00f6sen kann. Optimierungsprobleme bilden die Grundlage des Maschinellen Lernens. Hierbei wird aus vielen m\u00f6glichen L\u00f6sungen diejenige gesucht, die nach einem festgelegten Kriterium die Beste ist. Aufgrund der Vielzahl m\u00f6glicher L\u00f6sungen, die durchsucht werden m\u00fcssen, w\u00fcrde ein normaler Computer oder gar ein Mensch theoretisch tausende von Jahren zur L\u00f6sung ben\u00f6tigen. Durch den Einsatz von FPGAs war es m\u00f6glich, einen spezialisierten Algorithmus zu verwenden, der das QUBO-Problem l\u00f6sen kann und dabei nur 1,5 Watt verbraucht. Das Forscherteam hat somit ein vielseitig einsetzbares Werkzeug entwickelt, das etliche maschinelle Lernverfahren beschleunigen kann.<\/p>\n\n\n\n Mikrochips und insbesondere FPGAs bieten eine interessante Plattform f\u00fcr Maschinelles Lernen, weil sie schnell, verl\u00e4sslich und energieeffizient sind. Die Erforschung von Methoden, die klein genug sind, um auf Mikrochips zu passen, und dennoch schnell sind und garantiert korrekte und gute Ergebnisse liefern, ist ein wichtiges Themengebiet des Kompetenzzentrums ML2R. Die Integrierung dieser Technologie in unseren Alltag tr\u00e4gt dazu bei, dass maschinelles Lernen Einzug in unsere Alltagsger\u00e4te h\u00e4lt und unser Leben auch in Zukunft immer weiter vereinfacht.<\/p>\n\n\n\n Mehr Informationen in den zugeh\u00f6rigen Publikationen:<\/p>\n\n\n\n Learning Bit by Bit: Extracting the Essence of Machine Learning<\/strong> Mikrochips wie ASICs sind klein, schnell und energiesparend. Vor allem FPGAs sind dar\u00fcber hinaus sehr flexibel, da sie neu programmierbar sind. Damit sind sie interessante Plattformen f\u00fcr die Entwicklung von ML-Methoden.<\/p>\n","protected":false},"author":9,"featured_media":4064,"template":"","meta":{"_acf_changed":false,"footnotes":""},"blog-category":[1416,390],"blog-tag":[1489,1557],"class_list":["post-4061","blog","type-blog","status-publish","has-post-thumbnail","hentry","blog-category-alle-blogbeitraege","blog-category-grundlagen","blog-tag-fpga-de","blog-tag-nachhaltige-ki"],"acf":[],"publishpress_future_workflow_manual_trigger":{"enabledWorkflows":[]},"_links":{"self":[{"href":"https:\/\/lamarr-institute.org\/de\/wp-json\/wp\/v2\/blog\/4061","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/lamarr-institute.org\/de\/wp-json\/wp\/v2\/blog"}],"about":[{"href":"https:\/\/lamarr-institute.org\/de\/wp-json\/wp\/v2\/types\/blog"}],"author":[{"embeddable":true,"href":"https:\/\/lamarr-institute.org\/de\/wp-json\/wp\/v2\/users\/9"}],"version-history":[{"count":0,"href":"https:\/\/lamarr-institute.org\/de\/wp-json\/wp\/v2\/blog\/4061\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/lamarr-institute.org\/de\/wp-json\/wp\/v2\/media\/4064"}],"wp:attachment":[{"href":"https:\/\/lamarr-institute.org\/de\/wp-json\/wp\/v2\/media?parent=4061"}],"wp:term":[{"taxonomy":"blog-category","embeddable":true,"href":"https:\/\/lamarr-institute.org\/de\/wp-json\/wp\/v2\/blog-category?post=4061"},{"taxonomy":"blog-tag","embeddable":true,"href":"https:\/\/lamarr-institute.org\/de\/wp-json\/wp\/v2\/blog-tag?post=4061"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}![\"-](\"https:\/\/lamarr-institute.org\/wp-content\/uploads\/FireShot-Capture-029-Wenn-Mikrochips-Lernen-lernen-Google-Docs-docs.google.com_.jpg\" "\\"\\"")
Dies ist ein FPGA-Board der Reihe Kintex von Xilinx. Der eigentliche FPGA ist ein quadratischer Chip, welcher unter dem L\u00fcfter verbaut ist.<\/figcaption><\/figure>\n\n\n\nFPGAs f\u00fcr Maschinelles Lernen<\/h2>\n\n\n\n
Sascha M\u00fccke, Nico Piatkowski, Katharina Morik,<\/strong> Proceedings der Konferenz „Lernen, Wissen, Daten, Analysen“ (LWDA), 2019 PDF<\/a>.<\/p>\n","protected":false},"excerpt":{"rendered":"